Рис. 6.5. Печатная плата
6.1.3. Дешифратор кодово-импульсных команд
Дешифратор, принципиальная схема которого приведена на рис. 6.6, предназначен для совместной работы с шифратором из раздела 2.2.4.
Рис. 6.6. Принципиальная схема дешифратора
Сигнал с выхода приемника, имеющий вид, изображенный на рис. 6.7, a, поступает на вход дешифратора. Для примера закодировано число 3. На элементах DD1.1, DD1.3 собрана схема восстановления тактовых импульсов, которые, напомним, соответствуют по времени границам разрядных интервалов.
Выделенные тактовые импульсы подаются на схему формирования импульсов записи, реализованную на элементах VD2, С5, R5, DD1.4. Выходной сигнал этого узла приведен на рис. 6.7, б. Положительные перепады, как видно, располагаются внутри разрядных интервалов.
Рис. 6.7. Принцип дешифрации команды
Этими перепадами, поступающими на вход записи сдвигающего регистра DD2, производится последовательная запись информации с входа «D» микросхемы, куда подан сигнал с выхода приемника (рис. 6.7, а). По окончании четвертого такта записи на выходах регистра DD2 сформировано двоичное число, соответствующее номеру переданной команды. Дешифратор DD4 преобразует это двоичное число в единичный уровень на соответствующем своем выходе. В рассматриваемом примере это вывод 15.
Часть схемы, реализованная на элементах DD1.2 и DD3, обеспечивает формирование импульса разрешения считывания команды (рис. 6.7, в), который появляется на выходе счетчика DD3 только после окончания записи в регистр всех четырех разрядов поступившей кодовой посылки. Для нормальной работы исполнительных устройств выходы 1–9 дешифратора должны быть подключены к схемам «И-НЕ» точно так же, как это сделано в предыдущем варианте дешифратора (рис. 6.4). Импульс разрешения считывания команды (вывод 12 DD3 на рис. 6.6) необходимо подать на соединенные вместе входы элементов «И-НЕ». Этот сигнал аналогичен по назначению сигналу на выводе 11 DD1.4 на рис. 6.4.
Если в пришедшей кодовой посылке в младшем разряде записана единица, то схема формирования импульсов записи вырабатывает один лишний импульс. Чтобы не происходило сдвига декодируемого числа на один лишний такт, прохождение пятого импульса записи на вход регистра блокируется схемой монтажного «И», собранной на элементах VD3, VD4, R6. Сигнал управления блокировкой формируется на выводе 1 элемента DD3 путем подсчета поступивших на вход импульсов записи.
Если предполагается использовать команды с запоминанием, то входы сброса «R» триггеров DD7, DD8 необходимо соединить с корпусом.
6.1.4. Дешифратор на специализированной микросхеме
Этот дешифратор предназначен для совместной работы с шифратором, описанным в разделе 2.2.5. Микросхема PTBF978B содержит все элементы, необходимые для усиления командного сигнала с выхода приемника и последующей его дешифрации. Принципиальная схема и печатная плата дешифратора приведены на рис. 6.8 и рис. 6.9 соответственно.
Рис. 6.8. Принципиальная схема дешифратора
Рис. 6.9. Печатная плата
На элементах DA1.1, DA1.2 выполнен усилитель сигнала, обеспечивающий чувствительность схемы порядка 10–30 мВ, что обеспечивает возможность подключения дешифратора непосредственно к выходу, например сверхрегенеративного каскада. Выходные сигналы дешифратора имеют уровни КМОП-логики.
6.2.1. Двухканальный дешифратор
Задачей любого дешифратора команд является выделение из выходного сигнала радиоприемника канальных импульсов прямоугольной формы и стандартной амплитуды. Длительность выделенных импульсов должна быть равна длительности соответствующих командных импульсов, сформированных в передатчике. Простейший дешифратор, схема которого приведена на рис. 6.10, предназначен для совместной работы с двухканальными шифраторами, описанными в разделе 2.3.1–2.3.3.
Рис. 6.10. Принципиальная схема двухканального дешифратора
Поскольку все рассмотренные ранее приемники имеют на выходе устройства, доводящие амплитуду выходных сигналов до стандартных уровней микросхем КМОП-логики, дешифратор рассчитан на работу с входными сигналами амплитудой не менее 80 % от величины питающего напряжения.