Если гетеродин не возбуждается, это свидетельствует о том, что предусмотрена работа кварцевого резонатора на третьей механической гармоники. В этом случае схема подключения кварца должна быть такая же, как на рис. 5.60.
При напряжении питания приемника больше 5 В необходимо на выходе включить резистор величиной 10–15 кОм, чтобы не вывести из строя входные цепи дешифратора.
5.5.6. Приемник на микросхеме МС3361Р
Принципиальная схема
Принципиальная схема приемника приведена на рис. 5.63.
Рис. 5.63. Принципиальная схема приемника с дешифратором
Применена далеко не новая, но хорошо себя зарекомендовавшая микросхема МС3361. Ее паспортная чувствительность 2,6 мкВ, однако чувствительность приемника может быть легко улучшена до 0,5 мкВ. Для этого достаточно включить на входе апериодический УРЧ на полевом транзисторе КПЗОЗЕ (рис. 5.64). На печатной плате приемника, приводимой ниже, места для этих элементов предусмотрены.
Рис. 5.64. Схема УРЧ
Микросхема представляет собой супергетеродинный приемник с однократным преобразованием частоты. Частота гетеродина стабилизирована кварцем ZQ1. Катушка L2 предназначена для обеспечения точного совпадения промежуточной частоты с центральной частотой пьезоэлектрического фильтра ZQ2, входящего в состав УПЧ.
В качестве опорного элемента частотного дискриминатора, входящего в состав микросхемы, использован резонатор ZQ3 на частоту 465кГц. При отсутствии такого резонатора между выводом 8 микросхемы и плюсом источника питания, вместо установленных на схеме элементов, может быть включен параллельный колебательный контур, настроенный на 465 кГц. В качестве индуктивности такого контура можно с успехом использовать катушку на стандартной арматуре от фильтров ПЧ промышленных приемников индуктивностью 117 мкГн. Конденсатор контура должен иметь емкость 1000 пФ. Вывод 9 микросхемы является выходом частотного детектора. Фильтр нижних частот R1, С6 обеспечивает подавление высокочастотных шумов на выходе детектора.
Через разделительный конденсатор С7 принятые импульсы поступают на вход операционного усилителя (вывод 10), имеющегося в составе микросхемы. Его коэффициент усиления определяется резистором R3. С выхода ОУ (вывод 11) усиленный сигнал поступает на селектор импульсов.
Потенциометр R4 обеспечивает установку порогового напряжения на входе ОУ, препятствующего прохождению шумов на его выход. Если приемник будет использоваться автономно, селектор импульсов и последующий дешифратор — а это часть схемы, начинающаяся с элемента DD1.2— из схемы изымаются, и к выводу 11 DA1 подключается нормализатор импульсов (рис. 5.65).
Рис. 5.65. Нормализатор импульсов
Если подразумевается использование в составе аппаратуры пропорционального управления, то целесообразно собирать всю схему вместе с дешифратором, потому что дешифратор разрабатывался именно под этот вариант приемника.
Селектор импульсов собран на микросхеме DD1 и обеспечивает преобразование выходных импульсов приемника искаженной формы в прямоугольные, с крутыми фронтами и постоянной амплитудой. Это необходимо для нормальной работы распределителя импульсов на микросхеме DD2. Кроме того, селектор выделяет из принятого сигнала синхропаузу.
Принцип действия
Логическая часть схемы приемника работает следующим образом. Положительные импульсы с вывод 11 DA1 (рис. 5.66, б) подаются на элемент DD1.2 для нормализации. С его выхода импульсы стандартной амплитуды (рис. 5.66, в) поступают на счетный вход 14 микросхемы DD2. При наличии низкого уровня на 13 выводе этой микросхемы счет разрешен и на выводах 2 и 4 последовательно во времени появляются первый и второй канальные импульсы соответственно (рис. 5.66, з, и).
Рис. 5.66. Эпюры напряжений в дешифраторе
Помимо этого, нормализованные импульсы инвертируются элементом DD1.1 и запускают схему выделения синхропаузы, состоящую из элементов VD1, R6, С13, DD1.4. Отрицательными импульсами с вывода 3 DD1.1 конденсатор С13 быстро разряжается через малое сопротивление открытого диода VD1 до нуля и медленно заряжается в паузах между импульсами через резистор R6 значительной величины.