В схеме на Рис. 2.15 установка триггера происходит при переводе ключа в верхнее положение. При размыкании контактов состояние триггера не меняется, благодаря чему пульсации на выходе схемы отсутствуют. При переводе ключа в нижнее положение схема работает аналогичным образом, только триггер при этом сбрасывается.
Рис. 2.15. Использование RS-триггера для подавления дребезга контактов
Дальнейшим развитием RS-триггера является D-защелка. В этом элементе выходной сигнал (Q) повторяет входной (D), если на входе управления С присутствует активный уровень (в данном случае — ВЫСОКИЙ), и сохраняет предыдущее значение при неактивном уровне на входе управления. Таким образом, D-защелку можно рассматривать как 1-битную ячейку памяти, запоминающую значение, которое присутствует на ее входе на момент завершения импульса управления.
На Рис. 2.16, б взаимное влияние входов D и С обозначается символами «С1» и «1D». Префикс «1» у D указывает на то, что этот вход зависит от любого сигнала, в обозначении которого имеется суффикс «1», в данном случае — от входа С. То есть фиксация значения 1D происходит по сигналу С1.
Триггер тоже представляет собой 1-битную ячейку памяти, однако в нем данные передаются на выход только по активному фронту сигнала на управляющем (тактовом) входе. D-триггер, таблица истинности которого приведена на Рис. 2.16, в, переключается по нарастающему фронту (в таблице истинности это обозначается символом «
»), однако часто встречаются и триггеры, переключающиеся по спадающему фронту. Импульсный вход на условном обозначении триггера по стандарту ANSI/IEC обозначается символом >, как показано на Рис. 2.16, г.
Рис. 2.16. D-защелка и D-триггер
Микросхема малой степени интеграции 74LS74[36], показанная на Рис. 2.17, содержит два D-триггера. Каждый триггер имеет входы сброса R¯ и установки S¯, которые являются асинхронными, т. е. их функционирование не зависит от тактового сигнала. Среди микросхем средней степени интеграции встречаются наборы из 4, 6 и даже 8 триггеров, имеющих общий тактовый вход.
Рис. 2.17. Микросхема сдвоенного D-триггера 74LS74 (К555ТМ2)
Микросхема 74LS377[37], показанная на Рис. 2.18, состоит из восьми D-триггеров, тактируемых одним сигналом С, который, в свою очередь, управляется сигналом G¯. То есть 8 бит данных 8D…., 1D защелкиваются по нарастающему фронту на входе С при НИЗКОМ уровне на входе G¯. На условном обозначении микросхемы по стандарту ANSI/IEC, приведенном на Рис. 2.18, б, эта зависимость обозначена как G1 —> 1С2 —> 2D, т. е. вход G¯ разрешает работу тактового входа С, который, в свою очередь, воздействует на входы данных.
Рис. 2.18. Микросхема 8-битного параллельного регистра 74LS377 (К555ИР27)
Наборы D-триггеров обычно называются регистрами, т. е. устройствами памяти, хранящими одно слово данных. Полное название микросхемы 74LS377 — регистр с параллельным входом и параллельным выходом (PIPO-регистр), поскольку данные загружаются в него и считываются из него параллельно (т. е. одновременно).
Выпускаются также микросхемы, содержащие массив D-защелок. В качестве примера можно указать 8-битный регистр-защелку 74LS373[38], показанный на Рис. 2.19, в котором вместо восьми D-триггеров используется восемь D-защелок. Кроме того, выходы защелок могут устанавливаться в третье состояние. Эта возможность используется в тех случаях, когда данные сначала защелкиваются в регистре, а затем выставляются на общую шину для последующего их считывания компьютером.
Рис. 2.19. Микросхема 8-битного параллельного регистра-защелки 74LS373 (К555ИР22)